博通与台积电将成定制芯片大赢家 英伟达难独占鳌头 Counterpoint

2月4日，随着热潮的继续推进，英伟达很或许失去现在的主导位置，由于越来越多的大型运营商为下降本钱，正在推销定制芯片（ASIC），这将让英伟达的通用型芯片“跌落云端”。研讨公司Counterpoint在一份报告中指出，博通估量将在2027年继续坚持其作为顶级计算ASIC设计协作同伴的抢先位置，市场份额进一步扩展至60%。

同时，与博通协作严密的台积电也将加快扩张。作为定制芯片的关键代工选择，该公司简直完全吃下全球前十大数据中心及ASIC客户的晶圆制造订单，市场份额靠近99%。Counterpoint预测，在英伟达通用型GPU独占鳌头的阶段之后，人工自动芯片热潮的第二阶段将变成ASIC与GPU的剧烈竞争，且博通和台积电有望成为最大赢家。

美股频道更多独家谋划、专家专栏，不要钱查阅>>

---

??台积电宣布1.4nm A14制程：AI芯片性能反派进入倒计时?

台积电发布的1.4nm A14制程标志着先进制程进入亚原子尺度时代，估量2028年量产，其经过GAAFET技术打破、能效优化及生态协同，将重塑AI芯片竞争格式，推进端侧AI普及，但面临良品率、资料牢靠性及物理极限等应战。

技术打破：GAAFET架构与能效反派 量产应战：良品率与生态协同 产业冲击：半导体竞争格式重塑 AI终端化：智能设备的“设备智能”反派 争议与隐忧：摩尔定律的终点？ 结语：通向AI终端的“最后一纳米”

台积电A14制程既是技术里程碑，也是行业反思的契机。在迫近物理极限的背景下，芯片创新需平衡能效、本钱与可继续性，未来竞争将聚焦于：

A14的降生标志着半导体产业对AI算力的极致追逐，而真正的应战在于如何让芯片更智能地服务于人类，而非单纯追求制程微缩。

芯片老将加盟！塔塔电子重金延聘格芯前高管，减速印度晶圆厂树立

塔塔电子延聘格芯前高管洪启财，旨在减速印度晶圆厂树立，推进外乡半导体产业开展，这一举措对全球供应链、中国企业及印度外乡均将发生多方面影响。

洪启财的芯片行业履历与中心价值

洪启财在半导体行业履历丰厚，可谓行业“活地图”。 他曾任全球第三大晶圆代工厂格芯的亚洲区总裁兼中国区主席，主导该区域业务拓展与战略规划。 在格芯的十余年里，成功推进与中芯国际、华虹集团等企业的技术协作，助力格芯在汽车电子、物联网等范围占据市场份额。 更早前，他还在新加坡特许半导体担任高管，深度介入西北亚半导体产业早期树立。

行业剖析指出，洪启财的参与将为塔塔电子带来三大中心价值：

塔塔电子的晶圆厂规划与投入

塔塔电子对半导体业务投入庞大，远超市场预期。 其与力积电协作的古吉拉特邦Dholera晶圆厂将于2025年投产，总投资达9100亿印度卢比（约763亿元人民币），初期月产能5万片晶圆，聚焦PMIC、DDI、MCU等成熟制程芯片消费。

该项目已取得印度政府50%的财政补贴，并被归入“印度半导体方案（ISM）”的中心工程。 塔塔电子CEO Randhir Thakur表示，洪启财的参与将减速公司在印度树立完整半导体生态的目的，涵盖从设计、制造到封装测试的外乡产业链。

印度半导体产业面临的机遇与应战

印度正试图经过政策驱动成功半导体产业弯道超车，政府提出“5000亿美元本地制造”目的，但理想应战不容无视。

不过，印度半导体市场潜力诱人。 Counterpoint数据显示，印度半导体消费将从2019年的220亿美元增至2030年的1100亿美元，复合增长率达16%，关键驱动力来自汽车电子、5G通讯和AI算力需求。

行业影响：印度实验改动全球半导体魄局

洪启财的加盟与塔塔电子的晶圆厂方案，被视为印度半导体产业的“转机点”，对全球半导体产业格式发生多方面影响。

值得留意的是，英伟达、美光等国际巨头也在减速规划印度市场，与塔塔电子构成“竞合相关”。 例如，英伟达方案向印度信实工业的数据中心提供Blackwell AI芯片，而美光则在古吉拉特邦树立存储芯片封装厂。

英特尔、AMD、英伟达，三大厂商同台竞技混合GPU+CPU

假设说英伟达的Grace CPU超级芯片的架构是CPU+GPU是巧合，那么英特尔和AMD推出的Falcon Shores XPU芯片、Instinct MI300芯片相同是CPU+GPU结构时，CPU+GPU一体的架构就很难称之为巧合了。

更为“碰巧”的是，以上三种芯片其都是用于数据中心的场景，这就意味着在未来两年内，AMD、英伟达和英特尔都将拥有混合CPU+GPU芯片进入数据中心市场。

可以说CPU+GPU的方式曾经成为未来芯片设计的趋向。

英特尔推出XPU

英特尔宣布了一款特殊的融合型处置器“Falcon Shores”，官方称之为XPU。 其中心是一个新的处置器架构，将英特尔的x86 CPU和Xe GPU配件置入同一颗Xeon芯片中。

Falcon Shores芯片基于区块(Tile)设计，具有十分高的伸缩性、灵敏性，可以更好地满足HPC、AI运行需求。

依照英特尔给出的数字，对比当今水平，Falcon Shores的能耗比优化超越5倍，x86计算密度优化超越5倍，内存容量与密度优化超越5倍。

Falcon Shores芯片将在2024年推出。

AMD推出APU

在数据中心范围，AMD相同展现其野心。

APU是AMD传统上用于集成显卡的客户端CPU的“减速处置单元”命名法。 自2006年Opteron CPU的鼎盛时期以来，AMD不时梦想着经常使用APU，并于2010年末尾推出第一款用于PC的APU。 随后在索尼Play Station4和5以及微软Xbox XS中推出了定制APU系列 游戏 机，也推出了一些Opteron APU——2013年的X2100和2017年的X3000。

最近，AMD发布的路途图中显示，其将在2023年推出Instinct MI300芯片，这是AMD推出的第一款百亿亿次APU，AMD将其称为“全球上第一个数据中心APU”。

而这个APU是一种将CPU和GPU内核组合到一个封装中的芯片，细心来说是将基于Zen4的Epyc CPU与经常使用其全新CDNA3架构的GPU相结合。

AMD表示Instinct MI300估量将比其Instinct MI250X提供超越8倍的AI训练性能优化，与支持Instinct MI200系列的CDNA2 GPU架构相比，用于Instinct MI300的CDNA3架构将为AI任务负载提供超越5倍的性能功耗比优化。

Instinct MI300将于2023年问世。

英伟达Grace超级芯片

不时专注于GPU设计的英伟达，在去年宣布进军基于Arm架构的CPU时引发了一阵惊动。 在往年3月，英伟达推出处置HPC和大规模人工智能运行程序的Grace Hopper超级芯片。 这款芯片将NVIDIA Hopper GPU与Grace CPU经过NVLink-C2C结合在一个集成模块中。

CPU+GPU的Grace Hopper中心数减半，LPDDR5X内存也只要512GB，但多了显卡的80GBHBM3内存，总带宽可达3.5TB/s，代价是功耗1000W，每个机架容纳42个节点。

英伟达相同承诺在2023年上半年推出其超级芯片。

从推出的时期节点来看，英特尔Falcon Shores芯片、AMD Instinct MI300、英伟达Grace Hopper超级芯片区分在2024年、2023年、2023年上半年推出。

CPU+GPU的方式，为什么惹起了三大巨头的兴味，纷繁将其规划于数据中心？

首先，在数字经济时代，算力正在成为一种新的消费力，普遍融合到 社会 消费生活的各个方面。 数据中心是算力的物理承载，是数字化开展的关键基础设备。 全球数据中心新增稳如泰山，2021年全球数据中戏市场规模超越679亿美元，较2020年增长9.8%。 因此，具有庞大市场的数据中心早已被 科技 巨头紧盯。

其次，数据中心会搜集少量的数据，因此要求搭建于数据中心的芯片具有极大算力，将CPU与GPU组合可以提高算力。 英特尔初级副总裁兼减速计算系统和图形（AXG）集团总经理Raja Koduri的演讲中提及，假设想要成功取得HPC市场，就要求芯片能够处置海量的数据集。 虽然，GPU具有弱小的计算才干，能够同时并行任务数百个的内核，但如今独立的GPU依然有一大缺陷，就是大的数据集无法轻松放入独立GPU内存里，要求消耗时期等候显存数据缓慢刷新。

特别是内存疑问，将CPU与GPU放入同一架构，能够消弭冗余内存正原本改善疑问，处置器不再要求将数据复制到自己的公用内存池来访问/更改该数据。 一致内存池还意味着不要求第二个内存芯片池，即衔接到CPU的DRAM。 例如，Instinct MI300将把CDNA3 GPU小芯片和Zen4 CPU小芯片组合到一个处置器封装中，这两个处置器池将共享封装HBM内存。

英伟达官方表示，经常使用NVLink-C2C互连，Grace CPU将数据传输到Hopper GPU的速度比传统CPU快15倍；但关于数据集规模超大的场景来说，即使有像NVLink和AMD的Infinity Fabric这样的高速接口，由于HPC级处置器操作数据的速度十分快，在CPU和GPU之间交流数据的延迟和带宽代价依然相当高昂。 因此假设能尽或许缩短这一链路的物理距离，就可以浪费很多动力并优化性能。

AMD表示，与经常使用分立CPU和GPU的成功相比，该架构的设计将支持APU经常使用更低的功耗；英特尔相同表示，其Falcon Shores芯片将显着提高带宽、每瓦性能、计算密度和内存容量。

整合多个独立组件往往会带来很多常年收益，但并不只是将CPU与GPU简易整合到一颗芯片中。 英特尔、英伟达及AMD的GPU+CPU均是选择了Chiplet方式。

传统上，为了开发复杂的 IC 产品，供应商设计了一种将一切性能集成在同一芯片上的芯片。 在随后的每一代中，每个芯片的性能数量都急剧参与。 在最新的 7nm 和 5nm 节点上，本钱和复杂性飙升。

而经常使用Chiplet设计，将具有不同性能和工艺节点的模块化芯片或小芯片封装在同一芯片，芯片客户可以选择这些小芯片中的任何一个，并将它们组装在一个先进的封装中，从而发生一种新的、复杂的芯片设计，作为片上系统 (SoC) 的替代品。

正是由于小芯片的特性，三家巨头在自己开展多芯片互连的同时，还展开了定制服务。

英特尔在发布Falcon Shores时引见，其架构将经常使用Chiplet方法，采用不同制造工艺制造的多个芯片和不同的处置器模块可以严密地塞在一个芯片封装中。 这使得英特尔可以在其可以放入其芯片的CPU、GPU、I/O、内存类型、电源控制和其他电路类型上启动更初级别的定制。

最特别的是，Falcon Shores可以按需性能不同区块模块，尤其是x86CPU中心、XeGPU中心，数量和比例都十分灵敏，就看做什么用了。

目前，英特尔已开放其 x86 架构启动容许，并制定了Chiplet战略，支持客户将 Arm 和 RISC-V 内核放在一个封装中。

最近，AMD相同翻开了定制的大门。 AMD首席技术官Mark Papermaster在剖析师日会议上表示：“我们专注于让芯片更容易且更灵敏成功。 ”

AMD支持客户在紧凑的芯片封装中成功多个芯粒（也称为chiplet或compute tiles ）。 AMD曾经在经常使用tiles，但如今AMD支持第三方制造减速器或其他芯片，以将其与x86 CPU和GPU一同包括在其2D或3D封装中。

AMD的定制芯片战略将围绕新的Infinity Architecture 4.0展开，它是芯片封装中芯粒的互连。 专有的Infinity结构将与CXL 2.0互连兼容。

Infinity互连还将支持UCIe（Universal Chiplet Interconnect Express）以衔接封装中的chiplet。 UCIe曾经失掉英特尔、AMD、Arm、谷歌、Meta等公司的支持。

总体而言，AMD的主机GPU轨迹与英特尔、英伟达十分相似。 这三家公司都在向CPU+GPU组合产品方向开展，英伟达的GraceHopper(Grace+H100)、英特尔的Falcon Shores XPU（混合和婚配CPU+GPU），如今MI300在单个封装上同时经常使用CPU和GPU小芯片。 在一切这三种状况下，这些技术旨在将最好的CPU和最好的GPU结合起来，用于不完全受两者约束的任务负载。

市场研讨公司Counterpoint Research的研讨剖析师Akshara Bassi表示：“随着芯片面积变得越来越大以及晶圆成品率疑问越来越关键，多芯片模块封装设计能够成功比单芯片设计更佳的功耗和性能表现。”

Chiplet将继续存在，但就目前而言，该范围是一个孤岛。 AMD、苹果、英特尔和英伟达正在将自研的互连设计方案运行于特定的封装技术中。

2018 年，英特尔将 EMIB（嵌入式多硅片）技术更新为逻辑晶圆 3D 堆叠技术。 2019 年，英特尔推出 Co-EMIB 技术，能够将两个或多个 Foveros 芯片互连。

AMD率先提出Chiplet形式，在2019年片面采用小芯片技术取得了技术优势。 Lisa Su 在演讲时表达了未来的规划，“我们与台积电就他们的 3D 结构亲密协作，将小芯片封装与芯片堆叠相结合，为未来的高性能计算产品创立 3D 小芯片架构。 ”

往年 3 月 2 日，英特尔、AMD、Arm、高通、台积电、三星、日月光、谷歌云、Meta、微软等十大巨头宣布成立 Chiplet 规范联盟，推出了通用小芯片互连规范 （UCIe），希望将行业聚合起来。

迄今为止，只要少数芯片巨头开发和制造了基于Chiplet的设计。 由于先进节点开发芯片的本钱不时上升，业界比以往任何时刻都更要求Chiplet。 在多芯片潮流下，下一代顶级芯片肯定也将是多芯片设计。